Also, as shown in FIG. 6, an arsenic implant is avoided in thearray periphery utilizing the poly 1 mask; this eliminates the need of theconventional N+ bit line mask.
Metal Insulator Semiconductor
(Chemical
Vapour Deposition)
Metal Insulator Semiconductor Field Effect Transistor
出典：裁判所ウェブサイト「裁判例検索」（https://www.courts.go.jp/hanrei/35927/detail7/index.html）。本文は同サイト掲載の判決書PDFからTaiLexi AIがテキスト化・整形したもの（正確な文言は原本PDFを参照）。判示事項・裁判要旨・参照法条は裁判所の公表どおり。