平成２１年５月２０日判決言渡
同日原本領収
裁判所書記官
平成１９年（ワ）第８４２６号
不当利得返還請求事件
口頭弁論終結日
平成２１年３月１８日
判決
千葉市《以下省略》
原告
セイコーインスツル株式会社
同訴訟代理人弁護士
増井和夫
同訴訟復代理人弁護士
齋藤誠二郎
同訴訟代理人弁護士
橋口尚幸
同訴訟代理人弁理士
松尾憲一郎
同補佐人弁理士
鈴木光彌
東京都港区《以下省略》
被告
日本サムスン株式会社
同訴訟代理人弁護士
大武和夫同田中昌利同小原淳見同上田一郎同須藤希祥
同補佐人弁理士
豊岡静男主文
原告の請求を棄却する。
訴訟費用は原告の負担とする。
事実及び理由
第１
請求
被告は，原告に対して，金３０億円及びこれに対する平成１９年４月１０日から支払済みまで年５分の割合による金員を支払え。
第２
事案の概要
本件は，薄膜トランジスタ装置に関する特許権を有していた原告が，被告に対して，被告が輸入，販売した別紙物件目録記載の製品（以下「被告製品」という。）が上記特許権に係る発明の技術的範囲に属し，上記特許権を侵害するとして，民法７０３条に基づき，不当利得１０３億円のうち３０億円の返還及びこれに対する本訴状送達日の翌日である平成１９年４月１０日から支払済みに至るまで民法所定の年５分の割合による遅延損害金の支払を求めている事案である。争いのない事実等（争いのない事実以外は，証拠を末尾に記載する。）（１）原告の特許権
原告は，次の特許（以下「本件特許」という。また，本件特許の請求項１に係る発明を「本件発明」といい，本件発明に係る特許権を「本件特許権」という。）を有している。
特許番号
第２０２７９２９号
発明の名称
薄膜トランジスタ装置
出願年月日
昭和５９年９月２６日
登録年月日
平成８年３月１９日
特許請求の範囲請求項１
「絶縁基板上に少なくともゲート電極，ゲート絶縁膜，半導体薄膜，ソース電極，ドレイン電極からなる薄膜トランジスタを搭載し，外部取り出し端子を複数個有する薄膜トランジスタ装置において，前記外部取り出し端子とこれに近接して設けられた共通浮遊電極との間には，少なくともその一か所が，付加薄膜半導体からなる高圧保護用の２端子薄膜半導体素子に接続されており，前記２端子薄膜半導体素子は，前記付加薄膜半導体の表面に付加ゲート絶縁膜を介して設けられた付加ゲート電極と，前記付加ゲート電極とは反対側の前記付加薄膜半導体の表面に設けられた第１主電極及び第２主電極を有し，前記絶縁基板上に形成されており，前記付加ゲート電極は，前記第１主電極及び第２主電極と平面的に重畳するように設けられており，前記付加ゲート電極及び前記第２主電極は前記外部取り出し端子に接続し，前記第１主電極は前記共通浮遊電極に接続しており，前記共通浮遊電極は，前記外部取り出し端子と同時に，または前記ゲート電極または前記ソース電極及び前記ドレイン電極と同時に形成されており，また，前記付加ゲート電極は前記ゲート電極と同時に形成されており，前記付加ゲート絶縁膜は前記ゲート絶縁膜と同時に形成されており，前記付加薄膜半導体は前記半導体薄膜と同時に形成されていることを特徴とする薄膜トランジスタ装置。」
（２）構成要件の分説
本件発明を構成要件に分説すると，次のとおりとなる。
Ａ
絶縁基板上に少なくともゲート電極，ゲート絶縁膜，半導体薄膜，ソース電極，ドレイン電極からなる薄膜トランジスタを搭載し，外部取り出し端子を複数個有する薄膜トランジスタ装置において，
Ｂ
前記外部取り出し端子とこれに近接して設けられた共通浮遊電極との間には，少なくともその１箇所が，付加薄膜半導体からなる高圧保護用の２端子薄膜半導体素子に接続されており，
Ｃ
前記２端子薄膜半導体素子は，前記付加薄膜半導体の表面に付加ゲート絶縁膜を介して設けられた付加ゲート電極と，前記付加ゲート電極とは反対側の前記付加薄膜半導体の表面に設けられた第１主電極及び第２主電極を有し，前記絶縁基板上に形成されており，
Ｄ
前記付加ゲート電極は，前記第１主電極及び第２主電極と平面的に重畳するように設けられており，
Ｅ
前記付加ゲート電極及び前記第２主電極は前記外部取り出し端子に接続し，前記第１主電極は前記共通浮遊電極に接続しており，
Ｆ
前記共通浮遊電極は，前記外部取り出し端子と同時に，または前記ゲート電極または前記ソース電極及び前記ドレイン電極と同時に形成されており，
Ｇ
また，前記付加ゲート電極は前記ゲート電極と同時に形成されており，前記付加ゲート絶縁膜は前記ゲート絶縁膜と同時に形成されており，前記付加薄膜半導体は前記半導体薄膜と同時に形成されていることＨ
を特徴とする薄膜トランジスタ装置。
（３）被告の行為
被告は，業として，被告製品を輸入し，販売した。
（４）本件発明と被告製品との対比
ア
被告製品は，本件発明の構成要件Ａ，Ｆ，Ｈを充足する。
イ
構成要件Ｂについて
被告製品に使用されている回路保護用ＴＦＴ素子は，外部取り出し端子と共通浮遊電極の間に存在する。
ウ
構成要件Ｃについて
被告製品に使用されている回路保護用ＴＦＴ素子は，ゲート絶縁膜，ゲート電極，ソース電極（本件発明の「第１主電極」に相当），ドレイン電極（本件発明の「第２主電極」に相当）を有しており，絶縁基板上に存在する。
被告製品は，ゲート電極が薄膜半導体の基板側にある逆スタガー型である。
エ
構成要件Ｄについて
被告製品に使用されている回路保護用ＴＦＴ素子のゲート電極は，ソース電極（第１主電極）及びドレイン電極（第２主電極）と「平面的に重畳するように」設けられている。
オ
構成要件Ｅについて
被告製品に使用されている回路保護用ＴＦＴ素子のうち，別紙物件目録図１の下側の素子，及び同図２の下側２つの素子に対応する素子は，ゲート電極及びドレイン電極（第２主電極）が「外部取り出し端子」に，ソース電極（第１主電極）が「共通浮遊電極」に，それぞれ接続している。カ
構成要件Ｇについて
被告製品に使用されている回路保護用ＴＦＴ素子のゲート電極等は，画素用ＴＦＴのゲート電極等と同時に形成されている。
（５）本件特許の出願の経緯
ア
原告は，昭和５９年９月２６日，本件特許の出願（以下「本件出願」といい，その願書に添付した明細書を「当初明細書」という。）をした。本件出願は，平成５年８月２０日に出願公告されたが，公告時の特許請求の範囲請求項１は，別紙①のとおりである。
イ
本件出願について，平成５年１１月１８日，異議申立て（以下「本件異議申立て」という。）がされた（甲１２，１３）ため，原告は，補正（以下「本件補正」という。）をし（甲１９），異議決定，登録査定を経て，平成８年３月１９日，本件特許の設定登録がされた。本件補正により，当初明細書の特許請求の範囲請求項１は，別紙②のとおり補正された（補正箇所に下線を引いた。甲１９）。
ウ
原告は，平成１７年３月３０日，訂正審判請求をし，これに対して，同年６月１日，訂正を認める旨の審決がされ（甲３。以下，この訂正を「本件１７年訂正」という。），本件特許の特許請求の範囲請求項１は，別紙③のとおり訂正された（構成要件Ｄが追加された。）。
エ
原告は，平成２０年２月６日，本件特許について，訂正審判請求をし（甲１０），同年３月２６日，訂正を認める旨の審決がされ，これにより，本件特許の特許請求の範囲請求項１は，前記( )で認定したとおりの記載に訂正された（甲１０，１１。以下，この訂正を「本件訂正」といい，本件訂正後の本件特許に係る明細書（甲１０添付）を「本件明細書」といい，本件訂正前の発明を「本件訂正前発明」といい，本件訂正前の明細書（甲３・６頁以下）を「本件訂正前明細書」という。）。なお，本件訂正による訂正箇所を示すと，別紙④のとおりとなる（訂正箇所に下線を引いた。）。
争点
（１）侵害論
ア
被告製品は，「２端子薄膜半導体素子」を有しているか（構成要件Ｂ，Ｃ，Ｄの充足性）
イ
「付加薄膜半導体における表面」の意味（構成要件Ｃの充足性）ウ
第１主電極延在部を有しない構成は，構成要件Ｅを充足しないか（２）本件特許は，特許無効審判により無効にされるべきものかア
本件訂正の違法の有無
（ア）構成要件Ｃについての訂正の違法性の有無
（イ）構成要件Ｅについての訂正の違法性の有無
ａ
順方向接続態様に限定したことについて
ｂ
「２端子素子」の解釈に影響を与えることについて
イ
進歩性欠如の無効理由の有無
ウ
平成６年法律第１１６号による改正前の特許法（以下「旧特許法」という。）３６条５項２号違反の有無
（３）被告の不当利得の額
争点に対する当事者の主張
（１）争点（１）ア（被告製品は，「２端子薄膜半導体素子」を有しているか）について
（原告）
ア
「２端子薄膜半導体素子」の意味について
本件発明における「２端子薄膜半導体素子」とは，保護回路の両端にあって，外部取り出し端子と共通浮遊電極を繋いでいる第１主電極及び第２主電極，これら２つの電極を有する素子のことである。理由は，以下のとおりである。
（ア）請求項の記載
本件明細書の請求項１の記載における２端子薄膜半導体素子の規定の要点は，①外部取り出し端子と共通浮遊電極との間を接続すること，②付加薄膜半導体からなる高圧保護用の２端子薄膜半導体素子であること，③付加薄膜半導体の表面に付加ゲート絶縁膜を介して設けられた付加ゲート電極を有することの３点である。
「２端子」は，上記①と②の要件から，接続する対象２個と連結する２つの端子を有することを意味すると解するのが合理的である。そして，上記②から，２端子薄膜半導体素子の中心的な要素が「付加薄膜半導体」であることが理解でき，付加薄膜半導体に２つだけ存在する端子がソース電極とドレイン電極（または第１主電極と第２主電極）である。また，２端子薄膜半導体素子は，付加ゲート電極を有するが，付加ゲート電極の接続態様については何ら限定していない。
（イ）発明の詳細な説明及び図面の参酌
本件明細書の発明の詳細な説明においては，「２端子素子」とは，ＴＦＴと同じ構造で，ＴＦＴと同時に形成される付加半導体膜を有し，「両端に第１及び第２主電極」が設けられたものであると説明されており，この記載から，「２端子」とは，素子の「両端」の「第１及び第２主電極」であると解釈される。実施例の説明についての記載及び第３図ないし第７図を見ても，いずれの「２端子素子」にも「第１及び第２主電極」が存在することがわかる。
また，「２端子素子」についての作用効果の記載から，「２端子素子」とは，素子両端の「第１主電極」及び「第２主電極」によって，外部取り出し端子間，又は外部取り出し端子と共通浮遊電極を繋ぎ，その間に電流を流すことで静電気を分割し，ＴＦＴが静電気により破壊されることを防止する回路であることが理解される。
（ウ）本件発明において，第１主電極及び第２主電極の２端子間の電流のオンとオフを制御する要素であるゲート電極の接続態様は，限定されておらず（浮遊するか，ソース電極と短絡するか，ドレイン電極と短絡するかのいずれでもよい），技術的に見て，素子の内部でゲート電極とドレイン電極が短絡する必要性はない。
（エ）本件明細書に開示された「２端子素子」の実施例は，いずれも，画素ＴＦＴと同様の構造を有し，第１主電極，第２主電極及び付加ゲート電極の３つの電極を有しているが，そういうものを本件発明では「２端子素子」と呼んでいる。
（オ）被告の親会社である三星電子株式会社の特許出願（特開平１１－１９４３６８号公報）において，回路図上は外部と３箇所で接続されたＴＦＴ素子（本件事件において被告が３端子であると主張する素子）について，「ダイオード」（本件事件において被告が２端子素子の典型として説明する素子）という用語を使用している。
（カ）２端子薄膜半導体素子についての被告の解釈は，本件明細書には記載されていない，素子の「内部」，「外部」という要素を検討するものであり，明細書に基づかない解釈であって，失当である。
そして，ＩＣ回路においては，配線部分と素子部分が融合しており，素子の内部・外部という区別は技術的な意味に乏しいし，配線と素子を明確に区別することは困難で意味がない。
（キ）被告は，本件明細書の実施例では，付加ゲート電極は，電気的に浮いているか，第２主電極と素子内部で短絡しているかのいずれかであると主張するが，上記実施例は，いずれも本件発明の実施例にすぎず，本件発明を限定する意味はない。
（長文のため、ここでは本文の冒頭のみを掲載しています。全文はこのページの表示後に読み込まれます。原本は原本PDFをご覧ください。）
出典：裁判所ウェブサイト「裁判例検索」（https://www.courts.go.jp/hanrei/37633/detail7/index.html）。本文は同サイト掲載の判決書PDFからTaiLexi AIがテキスト化・整形したもの（正確な文言は原本PDFを参照）。判示事項・裁判要旨・参照法条は裁判所の公表どおり。